本书依据Cadence公司目前的主流版本Allegro 16.6工具为基础，详细介绍了基于FPGA的高速板卡PCB设计的整个流程，其中的设计方法和设计技巧更是结合了笔者多年的设计经验。全书共18章，主要内容除介绍Allegro软件一些必要的基本操作和技巧外，还包括高速PCB设计精华内容，如叠层阻抗设计、高级技巧、STM32核心板PCB设计、DDR3设计、DDR4设计和八层机顶盒主板PCB设计，结合2-8层案例做了具体的分析与讲解。 本书是结合具体的案例来展开的，笔者在书中所讲解的内容旨在告诉读者如何去做项目，每个流程阶段的设计方法是怎么样的，哪些东西该引起我们的注意和重视，一些重要的模块该如何去处理……结合实际的案例，配合大量的图表示意，力图针对该板卡案例，以最直接简单的方式，让读者更快掌握其中的设计方法与技巧，实用性和专业性非常强。

深圳市英达维诺电路科技有限公司联合创始人兼EDA顾问，EDA无忧学院（www.580eda.net)金牌讲师。在PCB设计方面有着10年的设计经验，在硬件互连设计和PCB仿真领域有着自己独到的设计方法与理念。精通Cadence、PADS、AD、Hyperlynx和Sigrity等多种PCB设计与仿真工具。带领广州分公司团队长期奋战在PCB设计与仿真一线岗位，涵盖的设计包括计算机通信产品、多媒体产品、医疗仪器设备、交通运输设备和数码消费类产品等，有着丰富的设计与仿真经验。

目　　录
第1章　Cadence Allegro软件概述和安装 （1）
1.1　PCB设计软件介绍 （1）
1.2　硬件系统配置要求 （1）
1.3　Cadence Allegro 16.6软件安装 （2）
1.4　Cadence Allegro 16.6软件配置 （4）
第2章　基于STM32核心板的OrCAD原理图设计 （7）
2.1　原理图设计流程 （7）
2.2　创建原理图工程 （8）
2.3　新建、删除及重命名原理图 （9）
2.4　原理图规范 （12）
2.4.1　设置可视栅格和捕捉栅格 （12）
2.4.2　设置纸张大小 （13）
2.4.3　设置右下角标题 （14）
2.5　快捷键介绍 （18）
2.6　加载元器件库 （19）
2.7　放置和删除元器件 （21）
2.8　元器件的连线 （24）
2.9　原理图的DRC检查 （27）
2.10　常见问题及解决办法 （30）
2.10.1　导线十字交叉但未连接 （30）
2.10.2　元器件编号重复 （31）
2.10.3　检查VCC和GND是否短路 （31）
2.10.4　在原理图中复制元器件 （32）
2.10.5　在原理图中对元器件进行90°旋转 （32）
2.10.6　在原理图中对元器件进行X轴旋转或Y轴旋转 （32）
2.10.7　在原理图中搜索 （32）
2.10.8　浏览Parts （33）
第3章　Allegro SPB环境设置 （35）
3.1　User Preference常用操作设置 （35）
3.2　Design Parameter Editor参数设置 （53）
3.2.1 “Display”标签页 （53）
3.2.2 “Design”标签页 （55）
3.3　格点的设置 （58）
3.3.1　格点设置的基本原则 （58）
3.3.2　Allegro格点的设置方法及技巧 （58）
3.4　常用图层及其颜色可见设置 （61）
3.4.1　图层设置界面介绍 （61）
3.4.2　图层颜色设置方法 （65）
第4章　快捷键的设置 （66）
4.1　使用alias和funckey命令设置快捷键 （66）
4.2　设置环境变量 （67）
4.3　查看当前快捷键设置 （68）
4.4　Script的录制与快捷键的添加 （68）
4.5　skill文件的使用 （71）
4.6　Stroke的录制与使用 （72）
第5章　Allegro PCB元器件封装设计和封装库管理 （73）
5.1　焊盘的命名规则 （73）
5.1.1　贴片SMD焊盘的命名 （73）
5.1.2　通孔插件焊盘的命名 （74）
5.2　焊盘的创建 （75）
5.2.1　焊盘编辑器界面的介绍 （75）
5.2.2　贴片焊盘的设计 （77）
5.2.3　通孔焊盘的设计 （79）
5.3　封装创建实例 （81）
5.4　用软件向导创建封装 （86）
第6章　设计信息的导入 （91）
6.1　创建PCB文件 （91）
6.2　手动设计板框和定位孔 （92）
6.2.1　板框设计 （92）
6.2.2　定位孔的设计 （94）
6.3　导入结构图及板框设计 （95）
6.4　导入网表到PCB （98）
6.4.1　原理图生成网表 （98）
6.4.2　网表的导入 （99）
6.4.3　放置元器件 （101）
6.5　导出网表时常见的错误和解决方法 （102）
6.5.1　编号重复 （102）
6.5.2　未分配封装 （104）
6.5.3　同一个Symbol中引脚号重复 （104）
6.5.4　同一个Symbol中引脚名重复 （105）
6.5.5　封装属性中包含非法字符 （106）
6.5.6　元器件缺少引脚号 （106）
6.6　导入网表时常见的错误和解决方法 （107）
6.6.1　导入的路径下没有文件 （107）
6.6.2　找不到元器件的封装文件 （107）
6.6.3　缺少封装的焊盘 （107）
6.6.4　网表与封装的引脚号不匹配 （108）
第7章　布局设计 （109）
7.1　布局的设置 （109）
7.1.1　显示的设置 （110）
7.1.2　图层的设置 （110）
7.1.3　格点的设置 （113）
7.2　添加元器件禁布区域 （114）
7.3　交互式布局 （115）
7.4　布局常用命令 （117）
7.4.1　移动元器件 （117）
7.4.2　复选元器件 （118）
7.4.3　旋转元器件 （119）
7.4.4　对齐元器件 （119）
7.4.5　镜像元器件 （120）
7.4.6　飞线的开启和关闭 （120）
7.4.7　电源的地属性设置 （120）
7.4.8　替代封装命令 （122）
7.4.9　Swap命令 （123）
7.4.10　查询命令 （123）
7.4.11　测量命令 （124）
7.5　提取封装库 （124）
7.6　更新封装 （125）
7.7　布局的基本顺序和思路 （125）
7.8　布局的常规约束原则 （126）
7.9　元器件的排列原则 （126）
第8章　高速多层板的叠层阻抗设计 （127）
8.1　PCB板材及参数特性 （127）
8.1.1　敷铜板的定义及结构 （127）
8.1.2　铜箔的定义及应用 （127）
8.1.3　PCB板材分类 （129）
8.1.4　半固化片的形成及特性 （130）
8.1.5　PCB基材常见的性能指标 （131）
8.2　阻抗计算（以一个八层板为例） （134）
8.2.1　微带线阻抗计算 （134）
8.2.2　带状线阻抗计算 （136）
8.2.3　共面波导阻抗计算 （137）
8.2.4　阻抗计算的几个注意事项 （138）
8.3　高速多层板的叠层设计思路 （139）
8.3.1　合理的层数 （139）
8.3.2　电源层和地平面作为参考平面时两者的作用与区别 （141）
8.3.3　电源层、地平面和信号平面的相对位置 （142）
8.3.4　基于SI/PI、EMC和DFM的叠层原则 （144）
8.4　叠层阻抗设计实例讲解 （145）
8.4.1　四层板叠层阻抗设计实例 （147）
8.4.2　六层板叠层阻抗设计实例 （148）
8.4.3　假八层及如何避免假八层设计 （150）
8.4.4　八层板叠层阻抗设计实例 （152）
8.5　Altium Designer 20的叠层管理器介绍 （156）
第9章　约束规则设置 （158）
9.1　约束管理器介绍 （158）
9.2　信号的分类 （159）
9.2.1　Net Class的创建 （159）
9.2.2　Bus的创建 （161）
9.3　物理约束规则的设置 （162）
9.3.1　设置Physical约束的Default规则 （162）
9.3.2　设置Physical约束的扩展规则 （163）
9.3.3　为Net Class添加Physical约束 （164）
9.4　间距约束规则的设置 （164）
9.4.1　设置Spacing约束的Default规则 （164）
9.4.2　设置Spacing约束的扩展规则 （165）
9.4.3　为Net Class添加Spacing约束 （166）
9.5　Same Net Spacing约束 （166）
9.6　区域约束 （167）
9.7　Electrical约束 （169）
9.7.1　Electrical约束介绍 （169）
9.7.2　Relative Propagation Delay （170）
9.7.3　Allegro几种等长规则的设置方法 （170）
9.8　差分信号的约束 （175）
9.8.1　创建差分对 （175）
9.8.2　差分对的Physical约束 （178）
9.8.3　差分对的Spacing约束 （178）
9.8.4　差分对的Electrical约束 （179）
9.9　约束规则的使能开关设置 （181）
第10章　布线设计 （187）
10.1　Allegro布线的常用操作 （187）
10.1.1　Add Connect指令选项卡详解 （187）
10.1.2　Working Layers的用法 （189）
10.1.3　Add Connect的右键菜单命令 （190）
10.1.4　布线时的常用设置 （190）
10.1.5　布线调整Slide指令选项卡详解 （191）
10.1.6　改变走线宽度和布线层Change命令的用法 （192）
10.1.7　快速等间距修线Spread Between Voids命令的用法 （193）
10.1.8　快速布线优化Custom Smooth命令的用法 （194）
10.2　布线常用技巧与经验分享 （195）
10.3　修线常用技巧与经验分享 （199）
10.4　Fnout处理 （202）
10.5　等长绕线 （203）
10.6　差分相位等长绕线 （203）
10.7　布线的基本原则 （204）
10.8　布线的基本顺序 （204）
10.9　布线层的规划 （205）
10.10　布线的基本思路 （205）
第11章　电源层与地平面的处理及敷铜设计 （207）
11.1　电源层与地平面处理的基本原则 （208）
11.1.1　载流能力 （208）
11.1.2　电源通道和滤波 （209）
11.1.3　直流压降 （211）
11.1.4　参考平面 （212）
11.1.5　其他要求 （213）
11.2　电源层与地平面的分割 （214）
11.2.1　电源层与地平面负片铜皮的处理 （215）
11.2.2　电源层与地平面正片铜皮的处理 （218）
11.3　铜皮的绘制和编辑 （222）
第12章　PCB设计的后处理 （224）
12.1　丝印的处理 （224）
12.1.1　字体参数的设置 （224）
12.1.2　丝印设计的常规要求 （225）
12.1.3　丝印的重命名及返标 （226）
12.2　尺寸的标注 （228）
12.2.1　线性标注 （229）
12.2.2　角度标注 （230）
12.2.3　添加指引线 （230）
12.2.4　直径尺寸的标注 （230）
12.2.5　半径尺寸的标注 （232）
12.2.6　与尺寸的标注相关的操作说明 （232）
12.3　PCB生产工艺技术文件说明 （233）
12.4　输出光绘文件前需要检查的项目与流程 （234）
12.4.1　基于Check List的检查 （235）
12.4.2　Dispaly Status的检查 （235）
12.4.3　Dangling Lines和Dangling Vias的检查 （236）
12.4.4　单点网络的检查 （237）
第13章　光绘和相关文件的参数设置与输出 （239）
13.1　钻孔文件的设置及生成 （239）
13.2　Rou文件的设置与生成 （240）
13.3　钻孔表的处理及生成 （242）
13.3.1　钻孔公差的处理 （242）
13.3.2　相同孔径的钻孔处理 （242）
13.3.3　钻孔符号的处理 （243）
13.3.4　钻孔表的生成 （244）
13.4　光绘文件的设置与输出 （245）
13.4.1　光绘文件中各层的命名及对应层的内容 （245）
13.4.2　光绘文件中各项参数的设置及其输出 （246）
13.5　输出IPC网表 （248）
13.6　输出贴片坐标文件 （248）
13.7　输出结构文件 （249）
第14章　Cadence Allegro软件的高级功能 （251）
14.1　Allegro限高规则的设置 （251）
14.2　Allegro生成盲埋孔及其标记与颜色显示的设置 （252）
14.3　Allegro静态铜的避让操作及其避让规则的设置 （256）
14.4　Allegro PDF原理图与PCB进行交互式布局 （257）
14.5　Allegro第三方网表导入的PCB如何与SCH进行交互式布局 （258）
14.6　Allegro整板元器件的编号重排 （258）
14.7　Allegro部分元器件的编号重排 （260）
14.8　Allegro重命名元器件编号返标原理图 （261）
14.9　Allegro T形节点的创建及其等长规则的设置 （262）
14.10　Allegro的Design Compare功能对比PCB的异同 （265）
14.11　Allegro如何进行削盘处理 （267）
14.12　Allegro快速进行自动连接 （267）
14.13　Allegro的背钻设计 （268）
14.14　Allegro的Gloss控制器用法 （272）
第15章　入门实例：STM32核心板的PCB设计 （277）
15.1　创建PCB文件 （277）
15.2　STM32核心板的布局 （278）
15.3　STM32核心板规则的设置 （278）
15.3.1　间距规则的设置 （279）
15.3.2　设计规则之Physical（线宽和过孔） （280）
15.4　STM32核心板的布线 （282）
15.5　STM32核心板的敷铜 （284）
第16章　DDR3内存的相关知识及PCB设计方法 （287）
16.1　四片DDR3 Flyby结构的设计 （287）
16.1.1　DDR3的信号及分组 （287）
16.1.2　四片DDR3 Flyby结构的布局 （287）
16.1.3　VDD、VREF和VTT等电源的处理 （290）
16.1.4　地址线的Fanout （292）
16.1.5　数据线和地址线的互连 （293）
16.1.6　数据线和地址线的等长处理 （293）
16.2　两片DDR3 T形结构的设计 （293）
16.3　DDR3设计要求汇总 （295）
第17章　综合实例：DDR4的设计 （297）
17.1　DDR4的信号分组 （297）
17.2　DDR4的布局要求 （297）
17.3　DDR4的布线要求 （298）
17.4　DDR4走线的线宽和线间距 （299）
17.5　DDR4的等长要求 （300）
17.6　DDR4的电源处理 （301）
第18章　八层机顶盒主板的PCB设计 （303）
18.1　设计背景 （303）
18.2　产品的功能框图与电源树形图 （304）
18.3　叠层的阻抗设计 （305）
18.4　以太网接口电路的PCB设计 （306）
18.5　USB3.0接口电路的PCB设计 （308）
18.6　HDMI接口电路的PCB设计 （309）
18.7　音频模拟电路的PCB设计 （310）
18.8　无线WiFi射频电路的PCB设计 （311）
18.9　主电源模块DCDC的PCB设计 （313）