本书针对基于标准单元的大规模数字集成电路设计, 介绍自顶向下的设计方法和设计流程, 用Verilog HDL描述数字集成电路时常用的规范、设计模式与设计方法, 以及数字IC设计流程中Linux/Solaris平台上主流的EDA工具, 包括: 仿真工具NC-verilog/VCS、逻辑综合工具Design Compiler、静态时序分析工具PrimeTime、形式化验证工具Formality、工具命令语言TCL以及ICC编译工具等。