现代数字电路与系统设计_江国强编著_9787121315718

现代数字电路与系统设计

定价：¥49.9

中教价：¥39.92 (8.00折）

库存数： 0

购买数量：

     全书共8章，包括Verilog HDL、门电路的设计、组合逻辑电路的设计、触发器的设计、时序逻辑电路的设计、存储器的设计、常用EDA软件。数字电路及系统设计都是基于Verilog HDL完成的，每个设计都经过了电子设计自动化(EDA)软件的编译和仿真，或经过EDA试验开发系统平台的验证，确保无误。

在20世纪90年代，国际上电子和计算机技术先进的国家，一直在积极探索新的电子电路设计方法和设计工具，并取得巨大成功。在电子设计技术领域，可编程逻辑器件PLD（Programmable Logic Device）的应用，已得到很好的普及，这些器件为数字系统的设计带来极大的灵活性。该器件可以通过软件编程而对其硬件结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷，极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模不断扩大、自身功能不断完善，以及计算机辅助设计技术的提高，使现代电子系统设计领域的电子设计自动化EDA（Electronic Design Automation）技术应运而生。传统的数字电路设计模式，如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术正在迅速地退出历史舞台。

本书是基于硬件描述语言HDL（Hardware Description Language）编写的。目前，国际最流行的、并成为（美国）电机及电子工程师学会IEEE（Institute of Electrical and Electronics Engineers）标准的两种硬件描述语言是VHDL和Verilog HDL，两种HDL各具特色。但Verilog HDL是在C语言的基础上演化而来的，只要具有C语言的编程基础，就很容易学会并掌握这种语言，而且国内外90%的电子公司都把Verilog HDL作为企业标准设计语言，因此本书以Verilog HDL作为数字电路与系统的设计工具。

本书共8章，首先介绍Verilog HDL，然后介绍基于Verilog HDL的常用数字电路和一些专用数字电路的设计。所谓常用数字电路是指用途比较广泛并形成集成电路产品的电路，例如TTL系列和CMOS系列的集成电路产品。专用数字电路是指具有特定功能的电路，例如序列序号发生器、序列序号检测器等，但它们没有现成的集成电路产品。另外还介绍了一些通俗易懂的数字系统设计和一些常用的EDA软件。

第1章Verilog HDL，介绍Verilog HDL的语法规则、语句和仿真方法，为基于Verilog HDL的数字电路及系统的设计打下基础。

第2章门电路的设计，介绍普通门、三态输出门和三态驱动门的设计。

第3章组合逻辑电路的设计，介绍算术运算电路、编码器、译码器、数据选择器、数据比较器、奇偶校验器和码转换器等组合逻辑电路的设计。

第4章触发器的设计，介绍基本RS触发器、钟控RS触发器、D触发器和JK触发器的设计。

第5章时序逻辑电路的设计，介绍数码寄存器、移位寄存器和计数器等常用时序逻辑电路的设计，还介绍顺序脉冲发生器、序列序号发生器，伪随机信号发生器、序列序号检测器、码转换器和串行数据检测器等专用数字电路的设计。

第6章存储器的设计，介绍只读存储器ROM和随机存储器RAM的设计。

第7章数字系统设计，首先介绍数字系统的设计方法，然后介绍串行加法器、24小时计时器、万年历、倒计时器、交通灯控制器、出租车计费器、波形发生器、数字电压表和数字频率计等系统电路的设计。

第8章常用EDA软件，介绍Quartus II 13.0、ModelSim、Matlab/DSP Builder和Nios II等常用的EDA软件，供读者在数字电路及系统设计时参考。

本书中的所有Verilog HDL程序都经过美国Altera公司的Quartus II软件的编译和仿真，或经过EDA试验开发系统平台验证，确保无误。为了使读者看清楚仿真结果，大部分设计的仿真结果用Quartus II 9.0版本软件中的自带仿真工具（Waveform Editor）或Quartus II 13.0版本软件中的大学计划仿真工具（university program vwf）实现的。

本书由桂林电子科技大学江国强教授编著，如有不足之处，恳请读者指正。

E-mail：hmjgq@guet.edu.cn

地址：桂林电子科技大学（541004）

电话：（0773）5601095，13977393225

你还可能感兴趣

我要评论

您的姓名	验证码：
留言内容