《Verilog HDL数字系统设计及实践 》介绍硬件描述语言Verilog HDL及电路设计方法，共11章，主要内容包括： Verilog层次化设计、Verilog基本语法、Verilog行为描述、组合逻辑建模、时序逻辑建模、为级仿真模型建模、各层次Verilog描述形式与电路建模、任务和函数、编译预处理、Verilog设计与综合中的陷阱、异步设计与同步设计的时序分析。本书配套实验，提供电子课件和习题参考答案。
    《Verilog HDL数字系统设计及实践 》可作为高等学校电子信息类相关课程的教材，也可供相关工程技术人员学习参考。

第1章 verilog hdl层次化设计
1.1 一个简单的例子——4位全加器的设计
1.2 模块和端口
1.2.1 模块定义
1.2.2 端口定义
1.2.3 模块实例化
1.3 层次化设计思想
1.4 testbench的概念
1.5 仿真和综合
本章小结
思考与练习
第2章 verilog hdl基本语法
2.1 词法约定
2.1.1 空白符
2.1.2 注释
2.1.3 操作符
2.1.4 标识符与关键字
2.2 数据类型
2.2.1 逻辑值与常量
2.2.2 逻辑强度
2.2.3 线网类型
2.2.4 变量类型
2.2.5 向量
2.2.6 数组
2.2.7 参数
2.3 表达式
2.3.1 操作数
2.3.2 操作符
2.3.3 位宽处理
2.3.4 表达式的综合
本章小结
思考与练习
第3章 verilog hdl行为描述
第4章 组合逻辑建模
第5章 时序逻辑建模
第6章 行为级仿真模型建模
第7章 各层次verilog hdl描述形式与电路建模
第8章 任务和函数
第9章 编译预处理
第10章 verilog hdl设计与综合中的陷阱
第11章 异步设计与同步设计的时序分析
参考文献