《CPLD/FPGA技术应用》采用教、学、练一体化教学模式，以提高实际工程应用能力为目的，将EDA技术基本知识、VHDL硬件描述语言、可编程逻辑器件、开发软件应用等相关知识贯穿于多个实际案例中，使读者通过本书的学习能初步了解和掌握EDA的基本内容及实用技术。全书分为6个学习项目。学习项目1通过译码器的设计，简要介绍EDA技术的基本知识、原理图输入法及进行电路设计的基本流程；学习项目2通过频率计的设计，介绍可编程逻辑器件（CPLD与FPGA）的芯片结构、工作原理以及层次化电路原理图输入方法；学习项目3通过数据选择器的设计与应用，介绍VHDL硬件描述语言程序的基本结构与文本法电路设计软件使用流程；学习项目4～6通过全加器、寄存器、计数器等电路模块设计，分别介绍相关的VHDL语法及编程技巧等。 《CPLD/FPGA技术应用》配有免费的电子教学课件、练习题参考答案和精品课链接网址，详见前言。

《CPLD/FPGA技术应用》为高职高专院校电子信息类、计算机类、自动化类、机电类等专业的教材，也可作为应用型本科、成人教育、自学考试、电视大学、中职学校、培训班等相关课程的教材，同时也是电子工程技术人员的一本好参考书。

    随着电子技术的不断发展与进步，电子系统的设计方法发生了很大的变化。基于EDA技术的设计方法正在成为电子系统设计的主流，EDA技术已成为电子行业许多职业岗位必需的一门重要技术。高职高专院校多个专业的学生必须要学习和掌握这门课程的基本知识与技能。
    本书按照最新的职业教育教学改革要求，结合国家示范院校建设项目成果，本着“理论够用、突出应用”的宗旨，在作者多年校企合作经验的基础上进行编写。在编写过程中，着重总结近年来不同院校、不同专业EDA技术课程的教学经验，力求在内容、结构、理论教学与实践教学等方面，充分体现高职教育的特点和内容先进性。与同类书相比，本书具有以下特点：
    1．教、学、做相结合，将理论与实践融于一体
    EDA技术及其应用是一门应用性很强的课程，我们在多年的教学过程中，一直采用教、学、做相结合的教学模式，效果良好。这种经验充分反映在本书内容章节的安排上，可以看出在整个课程中将理论与实验融于一体。书中每个章节从最基本的应用实例出发，由实际问题入手引出相关知识和理论。此外，本书还在各个章节安排了针对性较强的实验与实践项目，保证理论与实践教学同步进行。
    2．理论以够用为度，着眼于应用技能培养
    考虑到高等职业教育的特点，本书在编写时按照贴近目标，保证基础，面向更新，联系实际，突出应用，以“必需、够用”为度的原则，突出重点，注重培养学生的操作技能和分析问题、解决问题的能力。书中对EDA技术的基本理论、EDA工具QuartusⅡ 的使用方法、VHDL知识、CPLD与FPGA开发技术等内容进行了必要的阐述，没有安排一些烦琐的器件工作原理分析等内容。同时，本书十分注重EDA技术在实际中的应用，列举了大量应用实例，介绍利用CPLD/FPGA器件设计制作数字系统的步骤和方法，使学生能借助基本内容，举一反三，灵活应用。
    3．内容安排合理，注重VHDL语言的快速掌握
    一般来说，EDA 技术的学习难点在于VHDL语言。对此，本书基于高职教育的特点，在内容安排上放弃流行的计算机语言的教学模式，而以电子线路设计为基点，从实例的介绍中引出VHDL语句语法内容，通过一些简单、直观、典型的实例，将VHDL中最核心、最基本的内容解释清楚，使学生能在很短的时间内有效地把握VHDL的主干内容，而不必花大量的时间去“系统地”学习语法。
    本书由王芳主编和统稿，王燕、代红艳参与编写。其中，王燕编写学习项目1～2；王芳编写学习项目3～6；代红艳负责各项目逻辑功能分析部分。杭州康芯电子有限公司为本书内容的设计与编写提出了很多宝贵的意见。
    现代电子设计技术是发展的，相应的教学内容和教学方法也应不断改进，其中一定有许多问题值得深入探讨。我们真诚地欢迎读者对书中的错误与有失偏颇之处给予批评指正。

学习项目1  译码器设计应用
教学导航1
1.1  EDA技术的特点与发展趋势
1.1.1  EDA技术的发展历史
1.1.2  EDA技术的特点
1.1.3  EDA技术的发展趋势
1.2  译码器逻辑功能分析
1.2.1  译码器的逻辑功能
1.2.2  译码器的扩展及应用
1.3  译码器原理图输入设计
1.3.1  EDA开发软件——QuartusⅡ
1.3.2  编辑文件
1.3.3  创建工程
1.3.4  编译
1.3.5  仿真
1.3.6  引脚设置与下载
操作测试1  原理图方式输入电路的功能分析
习题1
学习项目2  频率计设计应用
教学导航2
2.1  可编程逻辑器件基础
2.1.1  可编程逻辑器件的特点及分类
2.1.2  PLD中阵列的表示方法
2.1.3  CPLD的结构和工作原理
2.1.4  FPGA的结构和工作原理
2.1.5  CLPD/FPGA产品系列
2.2  频率计逻辑功能分析
2.2.1  测频控制电路
2.2.2  有时钟使能的2位十进制计数器
2.2.3  锁存、译码显示电路
2.3  频率计原理图输入设计
2.3.1  2位十进制计数器
2.3.2  频率计顶层电路设计
2.3.3  引脚设置与下载
操作测试2  用原理图输入法设计8位全加器
习题2
学习项目3  数据选择器设计应用
教学导航3
3.1  VHDL语言的特点与结构
3.1.1  VHDL语言的特点
3.1.2  VHDL程序的基本结构
3.2  数据选择器逻辑功能分析
3.2.1  数据选择器的逻辑功能
3.2.2  数据选择器的扩展及其应用
3.3  数据选择器VHDL设计
3.3.1  2选1数据选择器的VHDL描述
3.3.2  2选1数据选择器的语言现象说明
3.4  数据选择器文本输入设计
3.4.1  编辑文件
3.4.2  创建工程
3.4.3  编译
3.4.4  仿真
3.4.5  应用RTL电路观察器
3.4.6  硬件测试
操作测试3  优先编码器的VHDL设计
习题3
学习项目4  全加器设计应用
教学导航4
4.1  VHDL数据结构
4.1.1  VHDL语言的标识符和数据对象
4.1.2  数据类型、表达式
4.2  全加器逻辑功能分析
4.2.1  全加器的逻辑功能
4.2.2  全加器的扩展及应用
4.3  半加器的VHDL语言设计
4.3.1  半加器与或门描述
4.3.2  半加器与或门的语言现象说明
4.4  全加器VHDL语言设计
4.4.1  全加器描述
4.4.2  全加器的语言现象说明
操作测试4  全减器的VHDL设计
习题4
学习项目5  寄存器设计应用
教学导航5
5.1  寄存器逻辑功能分析
5.1.1  基本寄存器的逻辑功能
5.1.2  寄存器的扩展及应用
5.2  寄存器VHDL语言设计
5.2.1  D触发器的VHDL描述
5.2.2  D触发器的语言现象说明
5.2.3  实现时序电路的不同表述
5.2.4  异步时序电路设计
5.3  移位寄存器VHDL语言设计
5.3.1  移位寄存器的描述
5.3.2  移位寄存器的语言现象说明
操作测试5  JK触发器的VHDL设计
习题5
学习项目6  计数器设计应用
教学导航6
6.1  计数器逻辑功能分析
6.1.1  各种类型计数器的逻辑功能
6.1.2  计数器的扩展及应用
6.2  4位二进制加法计数器设计
6.2.1  4位二进制加法计数器的语言现象说明
6.2.2  整数类型
6.2.3  计数器设计的其他表述方法
6.3  一般加法计数器设计
6.3.1  十进制加法计数器设计
6.3.2  六十进制加法计数器设计
6.3.3  可作计数器使用的移位寄存器设计
操作测试6  任意进制计数器的VHDL设计
习题6
附录A  GW48CK/PK2/PK3/PK4 系统万能接插口与结构图信号/芯片引脚对照表（161）
参考文献