本书采用自底向上的方式深入探索了片上网络的设计空间，从底层路由器、缓存和拓扑结构的实现，到网络层路由算法和流控机制的设计，再到片上网络与高层并行编程模式的协同优化。本书可作为研究人员的科研参考书，也可作为计算机科学和微电子专业高年级本科生和研究生教材。

前　言Preface半导体工艺的进步使得集成电路的晶体管数目不断增加，设计复杂单核处理器面临的功耗急剧上升和收益逐渐下降等问题导致研究人员转向设计多核处理器。当前处理器已经集成了数十甚至上百个计算核，业界已进入众核处理器时代，但是众核处理器设计依然面临着从底层逻辑实现到高层编程模式等方面的关键挑战。众核处理器的正确性、性能和效率都取决于处理器内部的通信机制，有效解决众核处理器面临的众多挑战需要采用以通信为核心的跨层次优化方法。 传统的片上总线通信机制存在带宽较低、延迟较大、功耗较高、可扩展性较差等缺陷。为避免这些缺陷，片上网络将报文交换思想引入芯片内部通信机制中，由于它具备许多优良的特性，因此迅速成为系统结构领域的一个重要研究方向。尽管片上网络与片外网络具有一定的相似性，但是两者在延迟、功耗和面积等方面有着本质区别。片上网络要与计算核一起竞争芯片宝贵的功耗和面积资源，这使得片上网络只能利用有限的功耗和面积资源。为了在有限的功耗和面积开销下获得较高的性能，设计者应该更加关注片上网络的优化，包括底层逻辑实现的优化、网络层路由和流控的优化以及面向高层编程模式的优化。 我们课题组从事计算机系统结构前沿领域的研究，在片上网络方向已有十余年的耕耘，在许多国际知名期刊和会议上发表了数十篇具有影响力的论文。本书对课题组发表的较具影响力的片上网络相关论文进行了回顾和总结，包括在顶级和权威会议ISCA、HPCA、DAC、ICCD、ASAP、ASP-DAC发表的7篇论文，以及在顶级和权威期刊《IEEE Transactions on Computers》《IEEE Transactions on Parallel and Distributed Systems》《ACM Transactions on Architecture and Code Optimization》《Microprocessors and Microsystems》发表的6篇论文。 本书并不是对课题组研究成果和设计经验的简单堆叠，而是对内容进行了精心组织，自底向上涵盖了从底层路由器、缓存和拓扑结构的实现，到网络层路由算法和流控机制的设计，再到片上网络与高层并行编程模式的协同优化等内容。本书包括五个部分，第一部分对本书内容进行简介，第五部分对全书内容进行总结并展望了未来工作，中间三部分是本书的主体部分。 第二部分关注底层逻辑实现，由第2～4章组成。第2章讨论了一种基于翼通道的单周期路由器结构，它能显著降低网络延迟。第3章研究了两种具备拥塞感知能力的动态虚通道结构，这些结构能够在不同虚通道或者不同物理端口之间共享缓存资源。第4章介绍了一种扩展虚拟总线的片上网络拓扑，这种拓扑结构能高效支持重要的多播和广播通信。 第三部分讨论路由算法和流控机制，包括第5～8章。第5章设计面向负载整合模式的路由算法，该路由算法能为多个同时运行的应用程序提供较高适应性和动态隔离性。第6章提出了一种面向完全自适应路由算法的流控机制，它能显著提升缓存资源的利用率。第7章讨论了面向Torus网络的流控机制，所提出的切片气泡流控在低开销条件下获得了较高的性能。第8章研究高效能和公平性流控机制，提出的基于当值缓存的流控机制可有效支持对缓存进行电源门控，同时提出了考虑报文传输公平性的流控机制。 第四部分研究片上网络和高层并行编程模式的协同优化，包括第9～11章。第9章为cache一致性协议中的聚合通信提供硬件支持以防止这些通信成为性能瓶颈。第10章面向消息传递编程模式定制片上网络，为消息传递基本原语提供了专用硬件实现。第11章研究了一种自适应消息传递通信协议，该协议兼具缓存通信模式和同步通信模式的优点。 总之，基于以通信为核心的跨层次优化方法，本书内容显著推动了片上网络和多核处理器研究领域的进步。本书以一种自底向上的方式全面探索了片上网络设计空间，研究成果涵盖片上网络领域的大量研究主题，不仅提升了众核处理器通信层的性能并降低了硬件开销，还有效缓解了众核处理器逻辑实现层和并行编程模式层面临的问题。 本书由王志英主编、策划和统筹，写作分工如下：第1章、第5章、第6章、第7章、第9章和第12章由马胜撰写，第2章由赖明澈撰写，第3章由石伟和赖明澈撰写，第4章、第10章和第11章由黄立波撰写，第8章由王鹏撰写。 本书的编写得到了机械工业出版社的大力支持，并得到了如下项目的资助：国家自然科学基金课题61572508、61272144、61672526、61303065、61472435、61572509和61402497，国家重点研发计划课题2016YFB0200203，国家863计划课题2015AA015302。 本书是国内第一部片上网络领域的学术专著，可用作研究人员的科研参考书，也可作为计算机科学和微电子专业高年级本科生和研究生教材。 由于作者的能力和知识面有限，书中难免存在错误和缺陷，恳请读者批评指正。 王志英国防科技大学zywang@nudt.edu.cn2016年11月于湖南长沙

马胜，博士，国防科技大学计算机学院微电子与微处理器研究所助理研究员。参与多门研究生课程的教学工作，包括片上互连网络和DSP算法与体系结构实现等。作为项目负责人主持国家自然科学基金青年基金项目1项，省部级项目3项。

目　录Contents前言第一部分　序言第1章　绪论21.1　众核处理器时代21.2　以通信为核心的跨层次优化31.3　片上网络简介51.3.1拓扑结构61.3.2　路由算法71.3.3　流控机制81.3.4　路由器微结构101.3.5　性能评价指标131.4　片上网络研究现状141.4.1　拓扑结构的研究141.4.2　单播通信路由的研究151.4.3　聚合通信路由的研究161.4.4　流控机制的研究171.4.5　路由器微结构的研究181.5　真实处理器的片上网络191.5.1　MIT RAW处理器191.5.2　Tilera TILE64处理器211.5.3　Sony/Toshiba/IBM Cell处理器231.5.4　U. T. Austion TRIPS处理器241.5.5　Intel Teraflops处理器261.5.6　Intel SCC处理器271.5.7　Intel Larrabee处理器291.5.8　Intel Knights Corner处理器301.5.9　真实处理器片上网络特性总结321.6　全书内容概述341.7　参考文献36第二部分　逻辑层实现第2章　单周期翼通道路由器结构482.1　引言482.2　翼通道路由器体系结构502.2.1　翼通道单周期路由器总体结构502.2.2　翼通道工作原理552.3　路由器微体系结构设计582.3.1　通道分配部件582.3.2　快速仲裁部件602.3.3　SIG管理单元和SIG控制单元612.4　实验评估622.4.1　模拟环境622.4.2　流水线延迟分析632.4.3　延迟与吞吐率642.4.4　面积与功耗672.5　本章小结682.6　参考文献69第3章　动态虚通道路由器713.1　引言713.2　拥塞感知的动态虚通道结构723.2.1　动态虚通道723.2.2　拥塞缓解策略743.3　拥塞感知的多端口共享缓冲结构753.3.1　多端口共享缓冲的动态虚通道753.3.2　拥塞缓解策略783.4　DVC路由器微结构783.4.1　虚通道控制部件793.4.2　拥塞缓解电路813.4.3　虚通道仲裁部件与开关仲裁部件823.5　HiBB路由器微结构843.5.1　虚通道控制部件853.5.2　虚通道仲裁部件与输出端口仲裁部件863.5.3　虚通道调整结构883.6　实验评估893.6.1　DVC路由器评估893.6.2　HiBB路由器评估923.7　本章小结953.8　参考文献96第4章　虚拟总线拓扑结构984.1　引言984.2　相关研究994.3　研究动机1004.3.1　基本片上通信网络1004.3.2　片上网络问题分析1014.3.3　基于事务的总线通信优势1034.4　虚拟总线片上网络1034.4.1　拓扑结构1034.4.2　虚拟总线机制1054.4.3　饿死与死锁避免1114.4.4　VBON路由器结构1114.5　实验评估1124.5.1　模拟框架1134.5.2　合成流量评估1154.5.3　真实应用评估1184.5.4　功耗分析1194.5.5　开销分析1194.6　本章小结1204.7　参考文献120第三部分　网络层路由和流控设计第5章　区域隔离路由算法1245.1　引言1245.2　相关研究1265.3　研究动机1275.3.1　局部自适应算法的局限性1285.3.2　应用程序内部的干扰1295.3.3　应用程序之间的干扰1305.4　区域隔离路由算法1315.4.1　拥塞信息传播网络1325.4.2　DBAR路由器微结构1345.4.3　路由函数设计1365.5　实验评估1395.5.1　路由函数评估1405.5.2　单区域性能1425.5.3　多区域性能1455.5.4　集中型网格网络性能1485.6　硬件开销讨论1515.6.1　连线资源1515.6.2　路由器开销1515.6.3　功耗和能量延迟积1515.7　进一步讨论1525.7.1　拥塞信息传播网络带宽1525.7.2　DBAR的可扩展性1535.7.3　拥塞信息传播延迟1535.8　本章小结1535.9　参考文献153第6章　完全自适应路由算法的流控机制1586.1　引言1586.2　相关研究1616.2.1　死锁避免理论1616.2.2　完全自适应路由算法设计1626.3　研究动机1626.3.1　虚通道分配策略1626.3.2　路由灵活性1636.4　流控和路由设计1656.4.1　全报文发送1656.4.2　逃逸虚通道的积极分配策略1686.4.3　完全自适应路由算法1716.4.4　路由器微结构1716.5　合成流量模式评测1736.5.1　合成流量模式结果1746.5.2　路由算法的缓存利用率1766.5.3　敏感性分析1786.6　真实应用程序评测1816.6.1　实验方法和实验配置1826.6.2　PARSEC测试集结果1826.7　流控机制的详细分析1836.7.1　缓存利用率的详细分析1836.7.2　流控机制的公平性分析1876.8　进一步讨论1896.8.1　报文长度和虚通道深度1896.8.2　DAMQ和混合流控机制1906.9　本章小结1906.10　参考文献190第7章　切片气泡流控机制1957.1引言1957.2传统设计的局限1977.2.1dateline1977.2.2本地气泡策略1987.2.3关键气泡策略1987.2.4处理变长报文的低效性1997.3切片气泡流控机制及策略2007.3.1理论描述2007.3.2本地切片气泡策略2027.3.3关键切片气泡策略2027.3.4饿死现象2037.4路由器流水线和微结构2057.4.1FBFC路由器2057.4.2VCT路由器2067.5实验方法2077.6一维Torus网络性能评测2087.6.1性能2087.6.2缓存利用率2107.6.3短报文和长报文的传输延迟2117.7二维Torus网络性能评测2127.7.144 Torus网络性能2127.7.2单切片报文比例敏感性分析2147.7.3缓存数